Verilog HDL」タグアーカイブ

10進カウンタ (DE0)

続いて第11章 10進カウンタを入力。 これもswitchにbutton0を割り … 続きを読む

カテゴリー: DE0, FPGA/CPLD | タグ: , , | コメントする

Verilog HDL

FPGA/CPLDを自分の思ったように動かすにはHDLという言語で定義する必要が … 続きを読む

カテゴリー: FPGA/CPLD | タグ: , , | コメントする